このサイトを検索

ナビゲーション

  • リコンフィギュラブルコンピューティングシステム研究室 - 筑波大学
    • English Top
    • ようこそ
      • アクセス
      • メンバー
      • 研究室配属を希望する学生へ
    • 論文
    • 知的工学システム応用実験
      • Verilog
      • ISEの使い方
      • ソフトウェアの使い方
      • 実験スケジュール
      • 第一週
      • 第二週
      • 第三週
      • 第四週
      • 課題1.1
      • 課題1.2
      • 課題1.3
      • 課題1.4
      • 課題2
      • 課題3
      • 自由課題

内部向け 
リコンフィギュラブルコンピューティングシステム研究室 - 筑波大学‎ > ‎知的工学システム応用実験‎ > ‎

Verilog

このページではVerilogについて説明します。

チートシート

Verilogチートシートを参照してください。

文法

  • Verilogについて
  • はじめに
  • 数値
  • 入出力ポート
  • コンパイラ指定子
  • パラメータ
  • 変数
  • 代入
  • ディメンション
  • 演算子
  • always文, initial文
  • タイミング操作
  • if文、else文、else if文
  • case文
  • ループ
  • task文、function文
  • モジュールの接続
  • generate文
  • システムタスク
  • コメント

参考リンク

  • WORLD OF ASIC http://www.asic-world.com/
サブページ (20): always文, initial文 case文 function文,task文 generate文 if文、else文、else if文 Verilogについて コメント コンパイラ指定子 システムタスク タイミング操作 ディメンション ネットと変数 はじめに パラメータ モジュールの接続 ループ 演算子 数値 代入 入出力ポート

Sign in|Recent Site Activity|Report Abuse|Print Page|Powered By Google Sites